

Topologie circuitali alternative al CMOS

Francesco Driussi

Corso di Laurea in Ingegneria Elettronica
Dipartimento Politecnico di Ingegneria ed Architettura

francesco.driussi@uniud.it

www.diegm.uniud.it/driussi

- Negli anni sono state sviluppate diverse “**famiglie**” **logiche** (stili circuitali)
- Storicamente le prime porte logiche si **basavano sui diodi**
- Successivamente, l'introduzione dei transistor ha spinto lo sviluppo di logiche sempre più performanti:
 1. **Logiche a rapporto** (le prime con i transistor: **RTL, TTL**):
 - i. basate su un transistor per ingresso
 - ii. realizzate con BJT o con MOSFET
 - iii. caratterizzate solo dal pull-up o solo dal pull-down
 - iv. consumo di potenza statico non nullo
 2. **Logiche statiche CMOS**:
 - i. basate su n-MOSFET e p-MOSFET
 - ii. PU e PD complementari
 - iii. consumo statico nullo
 - iv. **alto numero di transistor** (N ingressi $\rightarrow 2N$ transistor)
 - v. **tempi di ritardo elevati** (comportamento dinamico limitato)
 3. **Logiche alternative ai gate statici CMOS**

- Sono stati sviluppati anche stili circuitali alternativi per sopperire ai limiti delle porte logiche statiche CMOS:


1. Logiche a PASS-TRANSISTOR :

- i. abbastanza diffuse
- ii. transistor visto come interruttore
- iii. **il segnale passa attraverso il MOSFET** (non è più connesso solo al gate del transistor)
- iv. eliminano la ridondanza tra PU e PD → **minor numero di MOSFET**


2. Logiche DINAMICHE CMOS:

- i. eliminano la ridondanza tra PU e PD → **minor numero di MOSFET**
- ii. mantengono un consumo statico nullo
- iii. si evidenziano **due fasi distinte nell'elaborazione del segnale**:
 - **fase di PRECARICA o PRESCARICA**
 - **fase di VALUTAZIONE DELL'INGRESSO**

- Non c'è più il concetto di PU e PD
- **Rete di interruttori + BUFFER** (es.: inverter CMOS)



ATTENZIONE: gli ingressi $I_1, \dots, I_n$ NON SONO CONNESSI SOLO ai gate dei MOSFET
→ alcuni ingressi pilotano i gate per accendere i MOSFET e far “passare” altri ingressi
Esempio: schema tipico è quello del **MULTIPLEXER (MUX)**




Due ingressi + uno di selezione

- solo A oppure B può raggiungere il buffer
- non devono essere mai in competizione sul nodo di ingresso del buffer

$$F = \overline{A \cdot S + B \cdot \bar{S}}$$

Esempi: XOR, NAND e NOR




$$F = \overline{A \cdot B + \bar{A} \cdot \bar{B}} = \overline{AB} \cdot \overline{\bar{A}\bar{B}}$$

$$F = (\bar{A} + \bar{B}) \cdot (A + B) = \bar{A} \cdot B + A \cdot \bar{B}$$


$$F = A \oplus B$$

Per realizzare la porta **XOR** bastano 4 MOSFET → molto più efficiente del CMOS in cui erano necessari 8 MOSFET (4 per il PU e 4 per il PD)




$$F = \overline{A \cdot B + 0 \cdot \bar{B}} = \overline{A \cdot B}$$

porta **NAND**



$$F = \overline{A \cdot \bar{B} + B \cdot B} = \overline{A \cdot \bar{B} + B} = \overline{A + B}$$

porta **NOR**




$$F = \overline{A \cdot B + B \cdot 0} = \overline{A \cdot B}$$

porta **NAND**


- Il valore della funzione F dipende dal dato che raggiunge l'ingresso dell'inverter, cioè dal valore di X
- I segnali non devono “competere” per pilotare l'inverter
- Il valore di X deve essere determinato da un solo percorso alla volta
- Percorsi attivati in modo **MUTUAMENTE ESCLUSIVO !!**

→ per ogni combinazione di ingressi ho solo un percorso attivo nella determinazione del valore di X → per studiare il circuito posso analizzare solo il percorso conduttivo !!



Es.: $B = 1$

Analisi con un solo pass-transistor





- Il nodo X è caratterizzato da una capacità C_X
- Se $G = "0"$ → X rimane un **nodo isolato**
- Se $G = "1"$ → **trasferisco il dato A su X**
- Se $A = X = V_{DD}$ oppure $A = X = 0$ allora non succede niente
- I casi interessanti sono con $A = V_{DD}$ e $X = 0$ oppure con $A = 0$ e $X = V_{DD}$


Caso 1) $A = 0$ e $X = V_{DD}$

C_X si scarica attraverso il MOSFET → **esattamente come nel calcolo di t_f dell'inverter CMOS**

→ $I = 0$ quando $X = 0$



Analisi con un solo pass-transistor



Caso 2) $A = V_{DD}$ e $X = 0$

C_X si carica attraverso il MOSFET

→ caso molto DIVERSO da prima !!

→ $I = 0$ quando $V_{GS} \leq V_T \rightarrow V_X = V_{DD} - V_T$

→ trasferisco un "1" DEBOLE

1. minore immunità ai disturbi !!

2. effetto body:


$$V_T = V_{T0} + \gamma(\sqrt{2\psi_F + V_{SB}} - \sqrt{2\psi_F}) =$$

$$= V_{T0} + \gamma(\sqrt{2\psi_F + V_X(t = \infty)} - \sqrt{2\psi_F})$$

→ nell'inverter ho CONSUMO STATICO di

POTENZA con $V_X \leq V_{DD} - V_T < V_{DD} - |V_{Tp0}|$


(p-MOSFET ON !!)



Il trasferimento del “1” debole è un problema non da poco:

- Dovrei usare un pass-transistor con soglia minore di quella dei MOSFET dell’inverter CMOS
- soluzione NON OTTIMALE ! (maggiori costi tecnologici; cmq trasferisco “1” debole)
- Potrei usare un p-MOSFET come pass-transistor → trasferisco uno “0” debole !!
- il problema si ripropone con $X = 0$

SOLUZIONE: utilizzo dei **PASS-TRANSISTOR COMPLEMENTARI**





- p-MOSFET si occupa di trasferire l’ “1” **forte**
- n-MOSFET si occupa di trasferire lo “0” **forte**

Pass-transistor complementare

Es.: trasferimento del "1" forte:



1. $V_X \leq |V_{Tp0}| \rightarrow$ entrambi i MOSFET sono in saturazione
2. $|V_{Tp0}| < V_X \leq V_{DD} - V_{Tn}(X) \rightarrow$ n-MOSFET in saturazione e p-MOSFET in regione triodo
3. $V_X > V_{DD} - V_{Tn}(X) \rightarrow$ n-MOSFET spento e p-MOSFET in regione triodo



Pass-transistor complementare


Es.: trasferimento dello "0" forte:

1. $V_X > V_{DD} - V_{Tn0} \rightarrow$ entrambi i MOSFET sono in saturazione
2. $|V_{Tp}(X)| < V_X \leq V_{DD} - V_{Tn0} \rightarrow$ p-MOSFET in saturazione e n-MOSFET in regione triodo
3. $V_X \leq |V_{Tp}(X)| \rightarrow$ p-MOSFET spento e n-MOSFET in regione triodo




Pass-transistor complementare

Esempio: MULTIPLEXER




Esempio: XOR



Utilizza 6 MOSFET
(meglio della soluzione CMOS
che utilizza 8 MOSFET)
**ma c'è una soluzione ancora
più semplice !**

XOR a pass-tran. complementare



Utilizza solo 4 MOSFET
(molto meglio della soluzione CMOS)

- se **A = 1**:
 - inverter di sinistra realizza $Y = \bar{B}$
 - pass-transistor di destra spento !
- se **A = 0**:
 - pass-transistor di destra fa passare $B \rightarrow Y = B$
 - inverter di sinistra non genera conflitto !!

$$Y = \bar{A}B + A\bar{B} = A \oplus B$$

- L'analisi dinamica nelle logiche a pass-transistor è più complicata rispetto alle logiche statiche CMOS
- **E' necessario un approccio approssimato** che sia almeno in grado di dare **indicazioni sui trend**:
 - rispetto al dimensionamento
 - in funzione del numero di transistor

Esempio: $A = B = V_{DD}$


→ **Tre fasi** con n-MOSFET / p-MOSFET:

1. saturo / saturo
2. **saturo / triodo**
3. OFF / triodo

FASE 2) $|V_{Tp0}| < V_X \leq V_{DD} - V_{Tn}(V_X)$

$$C_X \frac{dV_X}{dt} = \beta_p \left[(V_{GSp} - V_{Tp}) V_{Dsp} - \frac{V_{Dsp}^2}{2} \right] + \frac{\beta_n}{2} (V_{GSn} - V_{Tn})^2$$

$$C_X \frac{dV_X}{dt} = \beta_p \left[(-V_{DD} - V_{Tp0})(V_X - V_{DD}) - \frac{(V_X - V_{DD})^2}{2} \right] + \frac{\beta_n}{2} (V_{DD} - V_X - V_{Tn}(V_X))^2$$





$$C_X \frac{dV_X}{dt} = \beta_p \left[(-V_{DD} - V_{Tp0})(V_X - V_{DD}) - \frac{(V_X - V_{DD})^2}{2} \right] + \frac{\beta_n}{2} (V_{DD} - V_X - V_{Tn}(V_X))^2$$

- Equazione troppo complicata (c'è anche l'effetto Body !)
- Solamente 1 delle 3 fasi da considerare !!

→ **soluzione approssimata:**

SOSTITUISCO IL PASS-TRANSISTOR con una

RESISTENZA EQUIVALENTE indipendente dalle tensioni dei nodi A e X !!




$$\frac{1}{R_{eq}} = \frac{I_n + I_p}{V_{DD} - V_X}$$

- Si può dimostrare che R_{eq} dipende poco da $V_X \rightarrow R_{eq} \approx \text{costante}$

$\rightarrow$ la calcolo quindi nel caso più semplice ($V_X = 0$) $\rightarrow$ 2 MOSFET saturi (Hp.: $\lambda = 0$)

$$R_{eq}(V_X = 0) = \frac{V_{DD}}{I_n + I_p} = \frac{V_{DD}}{\frac{\beta_n}{2} (V_{GSn} - V_{Tn0})^2 + \frac{\beta_p}{2} (V_{GSp} - V_{Tp0})^2}$$

$$R_{eq} = \frac{2V_{DD}}{\beta_n (V_{DD} - V_{Tn0})^2 + \beta_p (V_{DD} - |V_{Tp0}|)^2}$$




Carica di una capacità tramite una resistenza
 $\rightarrow$ transitorio esponenziale di carica

$$V_X = V_{DD} \left[1 - \exp\left(-\frac{t}{R_{eq}C_X}\right) \right]$$

$\rightarrow$ tempo di carica al 90% dell'escursione vale

$$t_{r,X} = \ln 10 \cdot R_{eq}C_X \cong 2.3 \cdot R_{eq}C_X$$




In porte logiche complesse spesso troviamo pass-transistor in serie

→ il calcolo del tempo di propagazione sarebbe ancora più complicato → **devo usare l'approccio approssimato e trovare R_{eq}**

→ tipicamente i pass-transistor sono tutti uguali → **stessa R_{eq}**

→ **Anche la capacità vista in fondo al pass-transistor è tipicamente la stessa**



→ Rete di RC distribuite

→ posso usare la **FORMULA DI ELMORE**

$$\tau_n = \sum_{i=1}^n C_i \cdot \sum_{j=1}^i R_j = R_{eq} C \cdot \sum_{i=1}^n i$$

$$\tau_n = R_{eq} C \cdot \frac{n(n-1)}{2}$$

è circa proporzionale a n^2

$$t_{r,X} \cong 2.3 \cdot \tau_n$$

$$R_{eq} = \frac{2V_{DD}}{\beta_n(V_{DD} - V_{Tn0})^2 + \beta_p(V_{DD} - |V_{Tp0}|)^2}$$

$\tau_n = R_{eq} C \cdot \frac{n(n-1)}{2}$ con R_{eq} e C che dipendono dalle dimensioni dei transistor

→ $R_{eq} \propto \frac{1}{W}$ e $C \propto W$ → $R_{eq} \cdot C$ **circa COSTANTE**

→ τ_n **indipendente dal dimensionamento !!** → **Scelgo dimensionamento minimo !**

Es.: $S_n = 1$, $S_p = \varepsilon$ per avere stessa conducibilità di p-MOSFET e n-MOSFET

→ stessi tempi di salita e discesa dei nodi

$t_p \cong 2.3 \cdot \tau_n = 2.3 \cdot R_{eq} C \cdot \frac{n(n-1)}{2}$ → aumenta molto con il numero di MOSFET in serie

es.: con 4 pass-transistor in serie, t_p aumenta di 6 volte

- Con n molto alto, il ritardo è molto elevato

→ bisogna evitare di avere tanti MOSFET in serie (no percorsi lunghi)

Come lo posso evitare ?

→ bisogna spezzare i percorsi lunghi inserendo dei **BUFFER !!**

es.: **percorso da n transistor in serie da spezzare in blocchi da m transistor**

→ (n/m) blocchi da m transistor + $(n/m - 1)$ buffer

es.: percorso da n transistor in serie da spezzare in blocchi da m transistor

→ (n/m) blocchi da m transistor + $(n/m - 1)$ buffer

$$\tau_m = R_{eq}C \cdot \frac{m(m-1)}{2}$$

$$t_p \cong 2.3 \cdot \tau_m \cdot \frac{n}{m} + \left(\frac{n}{m} - 1\right) T_{buffer} = 2.3 \cdot R_{eq}C \cdot \frac{m(m-1)}{2} \cdot \frac{n}{m} + \left(\frac{n}{m} - 1\right) T_{buffer}$$

$$t_p = 2.3 \cdot R_{eq}C \cdot \frac{n(m-1)}{2} + \left(\frac{n}{m} - 1\right) T_{buffer}$$

$$\frac{\partial t_p}{\partial m} = 2.3 \cdot R_{eq}C \cdot \frac{n}{2} - \frac{n}{m^2} \cdot T_{buffer} = 0$$

$$m_{opt} = \sqrt{\frac{2T_{buffer}}{2.3 \cdot R_{eq}C}}$$

Si dimostra che in tutti i casi pratici m_{opt} è circa **3** (blocchi al più di 3 MOSFET in serie)

Svantaggi dei p.-t. complementari

- L'utilizzo dei pass-transistor complementari è necessario per evitare di trasferire segnali «deboli» all'inverter
- Il loro utilizzo però porta anche degli **svantaggi**:
 - a. maggior numero di transistor (maggior consumo d'area)
 - b. è necessario avere tutti i segnali anche in forma negata (devo pilotare i p-MOSFET)
 - c. aumentano le capacità in gioco (maggior numero di transistor) → **aumenta la potenza dinamica spesa !!**

SOLUZIONE ALTERNATIVA → TRANSISTOR DI RIPRISTINO (elimina il problema dei segnali «deboli»)

Carica del nodo X:


- a $t = 0^- \rightarrow A = V_{DD}$; $G = 0$; $X = 0 \rightarrow \mathbf{F = 1}$ (V_{DD})

→ **p-MOSFET spento !**

- per $t > 0 \rightarrow G = V_{DD} \rightarrow$ il nodo X si **carica**
- Quando $V_X > V_{LT} \rightarrow \mathbf{F = 0}$

→ **p-MOSFET si accende ! → aiuta nella carica del nodo X**

→ **carica X anche quando n-MOSFET si spegne !! → $V_X = V_{DD}$ («1» forte !)**



- L'utilizzo del pass-transistor singolo in combinazione al transistor di ripristino:
 - a. risolve il problema del «1» *debole*
 - b. limita il numero di transistor (meno consumo d'area)
 - c. non è necessario avere tutti i segnali anche in forma negata
 - d. teoricamente ho minori capacità in gioco (meno transistor) → **meno potenza dinamica spesa !!**

SVANTAGGIO → il transistor di ripristino funziona anche durante la scarica del nodo X !!

es.: a $t = 0 \rightarrow A = 0; G = V_{DD}; X = V_{DD} \rightarrow \mathbf{F = 0}$

→ **p-MOSFET acceso !**

→ **si oppone alla scarica di X**

→ **rallenta la scarica**

ATTENZIONE AI DIMENSIONAMENTI !!

→ **n-MOSFET deve essere più conduttivo del p-MOSFET**

altrimenti V_X non scende $\rightarrow S_n \gg S_p$

ma $S_n = 1$ quindi $S_p < 1 \rightarrow L_p > L_{MIN} \rightarrow$ aumenta $C_X \rightarrow$ più potenza spesa (c'è vero vantaggio?)

